详解同步SAR模数转换器的片内校准优势！
作者：[db:作者]日期：2024/12/09 浏览：
传统上，同步采样逐次迫近存放器 ADC被视为是对重要由动力客户提出的供给维护继电器利用的需要的呼应。在输配电收集中，维护继电器监测电网，以尽快对任何以障情形（过压或过流）作出反映，防止形成重大破坏。本文援用地点：为了监测传输的电源，须要同步丈量电流跟电压。电流是经由过程变压器(CT)来丈量的，在经由过程变压器后，电流减小，供给断绝，并经由过程负载电阻转换为电压。电压是经由过程电阻收集来丈量的，这是一个分压器，它将电压从kV范畴降至V范畴。ADI公司供给同步采样ADC来监测电压跟电流，以简化双器件、四器件或八器件的功率盘算。图1所示的旌旗灯号链道理图平日用于丈量单相，多相电力体系的功率须要应用通道数目更高的数据收罗体系(DAS)，即8个通道对应3个相位跟1其中性相位。图1. 电源监控利用中的典范旌旗灯号链。为简练起见，仅表现一个相位。何时应用外部前端电阻固然电阻输入ADC被计划成直接与年夜少数传感器衔接，但在某些情形下，可能须要在模仿输入后面增添外部电阻。比方，假如利用须要额定的抗混叠滤波，或须要维护输入不受过流毛病影响，就可能呈现上述这种情形。只管电阻输入ADC平日供给一个外部抗混叠滤波器，但很多利用可能以较低的采样频率运转，因而，须要较低的转机频率。 一个罕见的请求是：在每个工频周期收罗256个样本，也就是说，对50 Hz电网体系，采样频率(f S )为12.8 kSPS。采样频率如斯之低，以是须要在电阻ADC的输入后面增添一个外部低通滤波器(LPF)，用于克制高于6.4 kHz的频率，即奈奎斯特频率(f S /2)。这能够经由过程增添一个一阶RC滤波器来实现。在其余利用示例中，特殊是在维护继电器市场中，在毛病产生时，过电流可能会流入模仿输入引脚。为免破坏器件，相对最年夜额外值(AMR)唆使须将输入电流限度在10 mA以下。咱们倡议应用一个外部串联电阻来限度这种潜伏的输入电流。假如传感器输出电压不测增年夜到±30 V，输入箝位维护电路（能够传输高达±16.5 V的电压）将开启并传输大批电流，从而破坏该器件。在模仿输入后面应用一个1.35 kΩ R FILTER ，如斯，在过应力时期，能够避免高于10 mA的电流活动；然而，咱们倡议应用更年夜的电阻（比方10 kΩ）来避免频段到达最年夜限值。图2. AD7606输入箝位维护特征。在任何情形下，必需应用公式2上钩算的年夜电阻（实用于抗混叠滤波器(AAF)或限流）中的一个来确保满意两种前提。然而，请留神，假如在毛病状况下模仿输入旌旗灯号的潜伏过应力低于±21 V，且无需应用外部AAF，则可能无需应用外部电阻。外部电阻招致的偏差引入此类外部电阻的毛病是，无论是用于额定滤波，仍是用于维护器件免受年夜电流的影响，它们都市影响体系的精度。比方， AD7606经由工场调试，能够在全部温度跟电源范畴内供给极低的偏置跟增益偏差，分辨为最年夜32 LSB1跟6 LSB。然而，在增添外部无源器件之后，这些规格不再无效，由于体系增益偏差（体系将其视为电阻输入ADC+后面的电阻）会增年夜到年夜于AD7606的增益偏差。体系计划师很存眷这种体系增益偏差，由于这象征着他们必需本人履行体系增益校准，才干保障他们的终极产物可能到达尺度或终极用户所请求的目的精度。咱们能够应用两种方式履行体系增益校准：在出产中履行增益校准，也就是说，出产的每个体系均需经由过程校准顺序测试，存储校准系数，而后应用这些系数来打消增益偏差。这与ADC在IC层面履行的操纵类似，然而是在体系层面。对每个ADC样本应用牢固的校订因子。由于下一节给出的剖析很具体地讲授了体系增益偏差，以是数字主机把持器会应用打消体系增益偏差的因子来乘以从ADC中获取的每个样本。后文称之为后端校准。应用第一种处理计划能够实现杰出精度，但须要很长时光停止出厂测试，这会年夜年夜增添产物的本钱。第二种处理计划固然更廉价，但不那么精准，由于它是基于ADC的典范输入阻抗，且应用把持器资本，在有些情形下，会遭到限度。偶然候，为了防止这两种庞杂情形，客户可能会抉择应用一个很年夜的输入阻抗，在这种情形下，前端电阻招致的偏差会下降，使得体系精度随之进步。经由过程应用这种方式，成绩从体系成绩改变为IC成绩。然而，这可能不是最无效的方式，由于增添输入阻抗象征着必需开辟新的处理计划，这须要时光，且会招致发生新的成绩，比方会因这些更年夜的片内电阻招致更高的噪声。AD7606B 跟 AD7606C 存在片内增益校准功效，能够打消外部电阻招致的体系增益偏差，在不经校准的情形下实现杰出精度，防止增添体系处理计划的本钱。增益偏差PGA的增益取决于反应电阻(R FB )，它能够编程设置模仿输入范畴跟输入阻抗(R IN )，这个值是牢固的，典范值为1 MΩ。这些电阻经由调剂，能够准确设置PGA增益，将±10 V或±5 V的模仿输入旌旗灯号(AIN+/-)缩放到ADC输入范畴，即±4.4 V，如图3所示。图3. AD7606外部PGA。仅以±10 V范畴为例。然而，在PGA后面增添一个串联电阻（咱们将其称为R FILTER ）时，增益会转变（偏离幻想值）。这个电阻现实上是转变了公式3中的分母；以是，体系增益会低于其调剂增益。图4. AD7606的模仿输入（V X+ 跟V X- ）后面的串联电阻会转变体系增益。比方，假如在AD7606后面应用一个30 kΩ电阻，那么10 V输入旌旗灯号在达到ADC输出端时，将不再是10 V旌旗灯号，由于AD7606的PGA输出也不再是4.4 V。PGA输出将为4.2718 V，假如咱们画图表现这个新实践体系增益转换函数，则能够看出，增益偏差为约–3%，详细如图5所示。图5. PGA输出的幅度随R FILTER 的增年夜而减小。(a) 表现PGA输出（单元：V），(b) 表现PGA输出电压（FS的百分比）。咱们能够应用以下公式盘算增益偏差（R FILTER 的函数）：为了便于评价，咱们能够经由过程图表来表现公式5，作为体系增益偏差，表现与满量程(FS)之间的%跟与R FILTER 之间的关联，如图6所示。图6. 体系增益偏差（FS的%），与AD7606中的外部 R FILTER 电阻（1 MΩ输入阻抗）呈函数关联。图7. 由于输入阻抗更高(5 MΩ)，以是AD7606B的PGA输出幅度受外部R FILTER 的影响更小。AD7606B/AD7606C在AD7606B名目开辟时期，指定的三款产物的输入阻抗跟辨别率如表1所示。表1. AD7606B名目范例、典范的输入阻抗跟辨别率在任何一种情形下，无论RIN是5 MΩ或1.2 MΩ，串联电阻(R FILTER )越年夜，体系增益越低，也就是说，增益偏差越年夜。然而，R IN 越年夜，R FILTER 形成的影响越小，如公式5所示。实践上，对高达50 kΩ的电阻，体系增益偏差从多少乎5%下降到1%。 图8中5 MΩ跟1 MΩ输入阻抗器件的对照表现了电阻对体系增益偏差的影响。图8. 基于输入阻抗(R IN )的体系增益偏差（FS的%）比拟。在某些利用中，这种增益偏差是能够接收的。偏差如斯之低，便无需如从前一样履行体系校准，这是在计划PGA时采取更高的输入阻抗所要告竣的目的。然而，在其余一些利用中，1%的体系增益偏差依然可能超越行业尺度或客户请求，以是依然须要停止校准。后端校准与片内校准传统校准个别产生在体系出厂测试时期。该流程旨在：衔接零电平(ZS)输入，丈量掉调偏差。打消这种掉调。衔接满量程(FS)输入，丈量增益偏差。打消增益偏差。然而，在这种情形下，由于能够经由过程公式5明白懂得该体系增益偏差，以是能够经由过程对数据实行前期处置，从把持器这一端轻松打消这种偏差，也就是说，增添一个校准因子(K)来规复公式4中引入的偏差，使得得出的体系增益在经由校准之后，变得与公式3中界说的幻想增益相似。咱们将这种方式称为后端增益校准，它有两年夜毛病：它会耗费把持器端（微把持器/DSP/FPGA）的资本。它假设R IN 为其典范值，而这些电阻存在15%的公役，以是因器件而异。将 R IN 值从最小值增添到最年夜值，但坚持校准因子(K)稳定，从公式6跟图10能够看出，校准精度怎样随外部电阻公役变更，对用户来说，这是无奈猜测的。图9. 后端校准模块。假设R IN 的典范值，且已知外部电阻值R FILTER ，对主机把持器履行校准。图10表现在经由后端校准后，实践增益偏差与R FILTER 呈函数关联，很多输入阻抗值都在AD7606的15%公役范畴内。假如输入阻抗与数据手册中的典范规格（绿线）雷同，表现后端校准完整打消了R FILTER 招致的增益偏差。然而，假如在最坏情形下，把持器假设R IN = 1.2 MΩ（AD7606C-16数据手册中给出的典范输入阻抗），但电阻现实上为1 MΩ（数据手册中给出的最小值），那么后端校准会禁绝确，在R FILTER = 30 kΩ这个给定值下，得出的增益偏差会年夜于0.5%，无奈满意行业尺度的请求。图10. 后端校准偏差取决于现实R IN 值。图11. 片内校准模块。仅以一侧通道为例。AD7606B跟AD7606C供给片内增益校准功效，在创立高精度数据收罗体系时更具上风。无需耗费主机把持器的资本，也无需在出厂测试时期履行任何丈量，即可轻松应用跟实现最低的体系增益偏差。每个通道有一个存放器，你能够将R FILTER 值写入该存放器，ADC之后有一个数字模块，会以数字方法弥补这个电阻增添的偏差。这个用户可编程的数字模块能够弥补增益、掉协调相位偏差，本文只先容增益偏差。这个片内增益校准模块能够获知正确的输入阻抗(R IN )，以是它一直比后端校准更精准，与现实的R IN 跟R FILTER 值有关。这个8位存放器表现R FILTER 整数变量，能够对高达64 kΩ的电阻实行弥补，辨别率为1024 Ω。由于这种团圆辨别率，假如R FILTER 不是1024的倍数，会发生舍入偏差。图12中的图表表现后校准偏差怎样坚持在±0.05%以下，不受R FILTER 跟R IN 影响（在盘算校准系数(K)时会应用这两个值），不假设R IN 即是其典范值，而是应用外部现实丈量得出的RIN值。假如与图10比拟，以R FILTER = 30 kΩ为例，这象征着偏差下降高达10倍。这个偏差与R FILTER 完整有关，R FILTER 越年夜，偏差下降的幅度越年夜。图12. 片内校准模块，依照通道。由于输入阻抗偏差会影响校准精度，以是R FILTER 偏差也会影响校准精度。然而，请各人留神三点：R FILTER 比R IN 小得多，且分破式电阻公役个别也优于外部1 MΩ输入阻抗公役。在后端校准跟片内校准计划中，都市用到R FILTER 公役招致的偏差。用户能够经由过程应用公役更低的分破式电阻来最小化R FILTER 公役。咱们能够在启用片内校准功效的情形下履行相似研讨，假设R FILTER 在最蹩脚的公役下，以比拟差别的常用公役：5%、1%跟0.1%。图13. R FILTER 分破式电阻公役对片内校准功效精度的影响（最蹩脚情形下）。实验台验证依据之前的实践剖析，从图14跟图15所示的测试数据能够看出，输入阻抗(R IN )高达5倍时，R FILTER 电阻对体系增益偏差的影响会下降大概5。比方，AD7606 (R IN = 1 MΩ)后面的20 kΩ电阻会招致约1%的偏差，而这个电阻位于AD7606B (R IN = 5 MΩ)后面时，只会招致约0.2%的偏差。然而，只要翻开片内增益校准功效，即可进一步改良精度。无需履行任何丈量；只要写入R FILTER 值，四舍五入取近来的1024 Ω的倍数。如斯，会将偏差年夜幅较低至低于0.01%，如图14所示。请留神，这个偏差现实上是总非调剂偏差(TUE)，包含全部的偏差源，由于：假设基准电压源跟基准电压源缓冲器都是幻想的。不去除与2.5 V基准电压源或4.4 V基准电压源缓冲器输出之间的偏向。假设在写入值下，该电阻是幻想的，即便存在1%的公役。不去除与预期电阻值之间的偏向。不从丈量值中去除掉调偏差，包含AD7606x掉调偏差或前端电阻之间的不婚配。图14. 在启用片内增益校定时，AD7606B的总偏差。图15. (a) AD7606C-16在启用跟不启用片内增益校定时，体系增益偏差与R FILTER 呈函数关联，(b) 片内校准图上的特写。表2. 在给定RFILTER下，差别泛型（校准跟未校准状况下）的总偏差(%)AD7606C-16跟AD7606C-18的输入阻抗与AD7606B跟AD7606差别，为1.2 MΩ（典范值）。由于输入阻抗更低，以是该系列中的这些泛型能够实现更低的噪声跟更高的SNR机能。另一方面，在模仿输入后面应用一个电阻时，它们的体系增益偏差类似。经由过程启用片内增益校准，能够再次年夜幅下降偏差，下降到0.03%以下。总之，外部前端电阻(R FILTER )招致的增益偏差跟片内校准功效的精度都取决于输入电阻(R IN )，在每个器件外部该值都是已知的。对这三个范例，假如不停止校准，那么增益偏差随R FILTER 呈线性变更，表2表现在3个给定的R FILTER 值下，三个范例之间的比拟，以及它们怎样完整不受这些电阻值影响。能够将这个现实数据与AD7606B/AD7606C局部中获取的实践数据停止比拟。作为示例，图16在统一个图中表现在启用片内校定时，从AD7606C-16上收罗的与R FILTER 呈函数关联的总偏差，以及基于图13中的实践剖析盘算得出的最蹩脚偏差。只管测试所得的偏差数据现实上是总非调剂偏差（未去除掉调或线性偏差），它们依然低于实践数值。这标明，起首，增益偏差是器件总非调剂偏差的重要局部，其次，用在电阻输入ADC后面的实在电阻的公役在1%指定公役范畴内。图16. AD7606C-16的现实成果与实践剖析成果之间的比拟。在任何情形下，确认总DC偏差一直小于±0.1% FS，这是很多利用的目的，且无需停止校准，只要将置于后方的电阻的值写入ADC，只有低于65 kΩ ±1%，则与其值有关。如实践研讨局部所述，能够在把持器一端（MCU、FPGA、DSP）应用简略的校准系数。然而，如许有两年夜毛病：须要额定的把持器资本，以及器件与器件之间的输入阻抗差别会招致偏差。为了表现与后端校准比拟，片内校准所具有的上风，咱们丈量了一系列AD7606C-18安装（在图17中，受测安装(UUT)的编号为1到4），在丈量时，假设输入阻抗一直为典范值(R IN = 1.2 MΩ)。如图17a所示，UUT #1能够杰出实现校准，可与片内校准相媲美。这象征着它的现实输入阻抗(R IN )十分濒临典范值。UUT #2至#4表现出必定偏向，这象征实在际输入阻抗(R IN )略微高于典范值。片内校准（在全部4个图中，以深蓝色表现）坚持全部安装跟R FILTER 值的总偏差均低于0.03%。图17. 四个AD7606C-18单位之间的片上校准跟后端校准比拟。在后端把持器中应用校准系数时，并不斟酌PGA的现实输入阻抗，这象征着器件与器件之间的差别会招致后校准偏差。然而，片内校准会从外部丈量输入阻抗，以是校准成果更正确，且与置于后面的R FILTER 跟现实R IN 阻抗有关。这种更低的后校准偏差有助于咱们实现更高效、易于应用且精准的体系计划，这是除开"无需对把持器的每个独自的ADC数据点履行后处置，防止耗费资本"这个上风以外的另一个上风。论断电阻输入同步采样ADC是一种完全的处理计划，全部旌旗灯号链模块均在芯片上，供给杰出的AC跟DC机能，易于应用，能够直接与传感器衔接。 正如某些利用指明，须要在模仿输入后面增添外部电阻。 这些外部电阻会增年夜体系的精度偏差，招致上市时光延伸，且会增添额定的校准本钱。 ADI公司推出AD7606B系列新型阻抗输入ADC，辅助处理这一成绩。 该处理计划包含更年夜的输入阻抗跟片内校准功效，能够辅助下降外部电阻招致的偏差。
申明：新浪网独家稿件，未经受权制止转载。 -->
相关文章
客户经理